Verilog. Bài 438: Thiết kế mạch đếm 4bit UP/DW bằng 2 nút nhấn UP và DW.

VHDL – FPGA. Bài 438: Đếm nhị phân 4 bit Up/Dw bằng 2 nút nhấn. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

Verilog. Bài 440: Thiết kế mạch đếm 3bit UP/DW bằng 2 nút nhấn UP và DW.Подробнее

VHDL - FPGA. Bài 439: Thiết kế mạch đếm 2bit UP/DW bằng 2 nút nhấn.Подробнее

Verilog. Bài 437 (cách 2): Thiết kế mạch đếm 3 bit bằng nút nhấn.Подробнее

Verilog. Bài 434 (cách 3): Thiết kế mạch đếm nhị phân 4 bit bằng 1 nút nhấn.Подробнее

Verilog. Bài 433 (cách 2): Thiết kế mạch đếm nhị phân 4 bit bằng 1 nút nhấn.Подробнее

VHDL – FPGA. Bài 434: Đếm nhị phân 4 bit bằng nút nhấn – cách 3. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

VHDL – FPGA. Bài 433: Đếm nhị phân 4 bit bằng nút nhấn – cách 2. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

Verilog. Bài 436 (cách 2): Thiết kế mạch đếm 2 bit bằng nút nhấn.Подробнее

thiết kế mạch đếm số bất kỳ trong môn học KĨ THUẬT SỐПодробнее