Thiết kế và mô phỏng FPGA - Bài 12. Truyền tham số (parameter) khi cài đặt module - Mạch chia xung.

VHDL – FPGA. Bài 411: Chia tạo tín hiệu cho phép ENA1Hz. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

VHDL – FPGA. Phần 3. Nguyên lý chia tần số tạo tín hiệu CK1Hz. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

VHDL – FPGA. Bài 401: Chia tạo tín hiệu CK1Hz. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

Thiết kế và mô phỏng FPGA-Bài 11. Điều khiển 1 led dịch trái phải và ngược lạiПодробнее

VHDL – FPGA. Chương 4: Mạch tuần tự 1. Chia tạo xung CK1Hz.Подробнее

Bài 1. Hướng dẫn thiết kế và mô phỏng FPGA với phần mềm ISE Design Suite tích hợp ISIMПодробнее

VHDL – FPGA. Bài 431: Phát hiện mức 1 ba xung. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

VHDL – FPGA. Chương 4: Mạch tuần tự 1. Chia tạo xung CK1Hz và CK10Hz.Подробнее

VHDL – FPGA. Bài 361: Mạch chuyển đổi số hex 4 bit sang BCD. Chương 3: Thiết kế mạch tổ hợp.Подробнее